PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-201422

(43)Date of publication of application: 03.09.1991

(51)Int.CI.

H01L 21/027

1/08 GO3F

GO3F 7/20

H01L 21/3205

(21)Application number: 01-338079

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

28.12.1989

(72)Inventor: ITO YOSHIO

KUROKAWA HIROTAKA


(54) CIRCUIT PATTERN FORMATION AND APPLICABLE MASK THERETO

(57)Abstract:

PURPOSE: To form fine patterns without developing such a defect as the short circuit of patterns by a method wherein circuit patterns are transferred by exposing a wafer through the first masks formed in the first pattern regions and then the wafer is shifted so that the first pattern regions and the second pattern regions may be overlapped with each other to additionally expose the wafer.

CONSTITUTION: Contact patterns 32A represent the contact patterns to be formed on the upper underneath stepped parts while contact patterns 32B represent the contact patterns to be formed on the lower stepped parts to expose the areas A using these patterns. The other contact patterns 32B1 are arranged only on the contact patterns 32B formed on the lower stepped parts. Then, the contact patterns 32A, 32B and 32B1 in the areas A and the areas B are dually exposed.

Through these procedures, only the thick parts of a photoresist film on the lower stepped parts can be dually exposed partially thereby enabling the circuit patterns of the upper and lower parts to be formed simultaneously with high precision.



[Date of request for examination]





[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

i.			•	J	æ

⑩ 日本国特許庁(JP)

⑩ 特許 出願公開

四公開特許公報(A) 平3-201422

@Int. Cl. 5

證別記号

庁内築理番号

❸公開 平成3年(1991)9月3日

H 01 L 21/027 1/08 G 03 F 7/20 H 01 L 21/3205

Α 5 2 1

7428-2H 7707-2H

2104-5F 2104-5F 6310-5F

H 01 L 21/30

3 0 1 CPC 3 O I

21/88

審査請求 未請求 請求項の数 2 (全10頁)

会発明の名称

回路パターン形成方法およびそれに用いるマスク

頭 平1-338079 回特

②出 願 平1(1989)12月28日

@発 明 ⑫発 明

曲 夫 Ш 博

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

勿出 頣 冲電気工業株式会社

東京都港区虎ノ門1丁目7番12号

分代 理 弁理士 菊池

1. 発明の名称

回路パターン形成方法およびそれに用いる マスク

2. 特許請求の範囲

(!) (a) 第 1 のパターン領域に形成した第 1 のマス クパターンを通してウェハ上に回路のパターンの 転写を行うために露光する工程と、

(6)上記第1のパターン領域に対して半選件競 置のチップのサイズに相当する距離離れた第2の パターン領域と上記第1のパターン領域が上記り エハ上で重ね合わされる寸法だけ上記ウェハを移 動させる工程と、

(C) 上記第1のマスクパターンのうち所定個所 と上記第2のパターン領域に形成した第2のマス クパターンを通して上記ウェハに追加弱光する工 程と、

よりなる回路パターン形成方法。

(2) (a) レチクル内に配置された第1のパターン領 滋に設けられりエハ上に回路のパターンの 転写を

行うための第1のマスクと、

(6) 上記レチクル内において半導体装置のチッ プサイズに相当する寸法だけ上記第1のパターン 領域から離れた位置の少なくとも第2のパターン 領域に設けられ上記第1のマスクのうちの所定個 所を通して上記ウェハに多重器光を行うために上 記第1のマスクより縮小された第2のマスクと、 よりなる回路パターン形成方法に用いるマスク。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体装置(以下、LS」と称す) 製造技術の一つであるホトリソグラフィエ程で、 霜光 菠 謹 と し て 縮 小 プ ロ ジェク ショ ン ア ラ イ ナ を 用いた回路パクーンの形成方法およびそれを用い たマスクに関するものである。

(従来の技術)

従来、LSIの製造における回路バターンの形 成では、霜外光を露光に用いる装置が知られてお り、特に縮小プロジェクションアライナ(以下、 ステッパと称すりおよび反射プロジェクションア

特開平3-201422 (2)

ライナを併用する方法が一般的に用いられている。 ステッパは半導体ウエハの単位時間当りの処理 牧数(以下、スループットと称する)は、反射プロジェクションアライナと比較して低いが、パターン形成における解像能力が高く、微細な固部パターンが精度よく形成することができるので、 しSIの高程度化、縮小化が進むにつれて、ホトリソグラフィエ程でもステッパを用いなければ形成することができない微細な屈路パターンの形成工程が増加している。

また、使用されるホトレジストについても、高解像化が必要とされ、ステッパで再光する必要のある工程では、クレゾールノボラックを主成分とするボジ型ホトレジスト(たとえば東京応化型07RP-800、TSAR-8800、TSAR-899:商品名)が一般的に用いられている。

しかしながら、上記のポジ型ホトレジストおよびステッパを用いたパターン形成方法においても、 及小の寸法が1点前後の回路パターンを有する LSI製造においては、特に問題となるレベルで

設厚を有するLOCOS工程により形成されたフィールド酸化膜であり、素子領域61に対し、約1500~4000人程度の段差を形成していた。

ゲート電極パターン 6 3 (以下、ワード線と称す) は約1500~4000人の腰厚を有するタングステン、チタン、モリブデンなどの金頭と、シリコンとの共晶腺もしくは多結晶シリコン膜で形成されており、第 8 図(a)ではフィールド酸化膜 6 2 上に位置されている。

また、上記フィールド酸化酸62の上方の位置において、第1の際間膜64上には、パクーン65が約500~3000人程度の多結晶シリコン膜で形成され、このパターン65は各種電極もしくは抵抗回路となるものである。

このパターン 6 5 の形成後、約2000~7000 A 程度の股厚を有するシリコン酸化膜である第 2 の層

はなかったが、最小の寸法が1 mよりもさらに敬 描な回路パターン(たとえば、0.5~0.8 m程度 の配級パターン中、0.5~0.9 m程度のコンタク トパクーン)を有するLSIの製造工程において は、以下に述べるような問題が表面化し、無視し えなくなってしまう。

つまり、LSIの製造上生じてしまう下地段登により、段差上部上、および段差下部上で同時に両方の回路パターンの形成を指度よく行ならことが困難になってしまい、特にこの問題点はしいらいの回路パターン形成がある程度形成されていら行なわれる配線回路パターンの形成になり、第8回以後にしSIの配線回路パターン形成であるコンタクトパターンの形成を例に詳細に説明する。

第8図回はMOSFETを有するメモリLSIの配線回路パクーン形成直前の下地段差を有する個所の断面を示す断面図である。この第8図回において、61はシリコン基板の不純物拡散領域であり、素子領域を示す。62は約3000~8000人の

間膜 6 5 か形成され、この第 2 の 層間膜 6 6 上に ワード線 6 3 と同材料を用いた約1500~4000人の 膜厚を有するパターン 5 7 (以下、ビット線と称 す) があり、やはりフィールド酸化眼 6 2 上に位 証するように形成されている。

さらに、約2500~8000人程度の膜厚を有するシリコン酸化膜による第3の層間膜 6 8 が上面に形成されている。

以上のような構造はワード級63、バターン65、ピット級67の厚みにより不可避的な段差があり、この段差は特にメモリしる」に特定されるものではなく、他のしる」に関しても構造上どうしても生じてしまう段差であり、第8図目に示す状態にて、約5000~15000人程度の段差を生じている。

次に、第8回他に示すように、ピット線67および素子領域61に図示しないが配線材料にて接合を行うべき、コンタクトパターン69A. 69Bが形成される。

(発明が解決しようとする課題)

特開平3-201422(3)

しかし、第8図同に示すように、下地段笠により、段笠上部上に形成すべきコンタクトパターン69Aと段笠下部上に形成すべきコンタクトパターン69Bを同時に額度よく形成することは、非常に困難となり、第9図回以後に詳細に説明を行なう。

第9回は第8回回に示す下地上にホトトレジスト段70を形成した状態を示す断面図である。このホトレジスト段70はスピンコート法が最ももの無い状態のウエハ上にて約5000人~20000人程度の股厚が形成された。この後にて行なわれ、上記条件にて形成されたホトレジスト段70の表面はかなり平坦化がされたといい、及差上ののホトレジスト段70B1はほでの最か生じてしまう。

この状態にて、ステッパを用い、 מ光および現像処理が行なわれるが、ここで段差上部上のコンタクトパターンの寸法が70Aおよび段差下部上のコンタクトパターンの寸法70Bとして、両方

のコンタクトパターンが同時に精度よく仕上がる ことが要求される。

しかし、毎9図のに示すように、お光および現 は後のホトレジストのパターン71は、段差上部 でのコンタクトパターン11Aを精度良く仕上が るお光条件においては、段変下部でのコンタクト パターン71Bはホトレジスト膜厚が異なること により、辞光量が不充分であり、コンタクトパタ ーン71Bのボトム部71B1にはホトレジスト が残ってしまう。

これに対し、 及差下部上のコンタクトパターン 7 1 B が充分な開孔が可能となる条件にて露光処理を施こすことにより、 及差上部上のコンタクトパターン 7 1 A に対しては、過剰露光となってしまい、 所望するコンタクトパターンの 寸法が大きくなってしまい、 その結果配線不良(電気的なショート)の発生が急増してしまう結果となる。

上記問題点を解決するためには、 段差下部上に 形成するコンタクトパターンの寸法 7 0 B をマス ク上大きく 設定することで、コンタクトパターン

7 ! Bのボトム部7 ! B 1 にホトレジストが残りにくくなるものの、コンタクトバターンの寸法7 1 B が大きくなってしまうので、配線不良(ワード線 6 3 のパターンとの電気的なショート)の発生が急増してしまう。

この問題点はLSIの高精度化、縮小化が進み、 0、6~0、9 m程度のコンタクトバターンの形成が とうしても必要とされる場合に特に顯著になる。

このため、段差上部上、もしくは段差下部上のいずれか一方のコンタクトサイズの対法を大大に投定すると(たとえば段差においてはピット線67のパターンの対法を大きく設定しておき、また段差下部上においてははより、ト線63のパターン間隔を大きく設定しておけなど)、LSIの箱小化に対して大きな妨げとなってしまう。

本発明において、請求項1の発明は、前記従来 技術が持っている問題点のうち、LSIの構造上 有している段差上部上に形成すべきコンタクトパ ターンと段差下部上に形成すべきコンタクトパク ーンとを同時に高額度に形成することが困難な点と、段整上部上と段差下部上に形成するコンタクトパクーンの寸法を異ならせると、 縮小化を阻容し、かつ高額度なパターン形成が不可能な点について解決した回路パターン形成方法を提供するものである。

また、請求項2の発明は、段差の有する回路パクーンを高特度に形成する場合はもとより、光量を調整する報光を行ってパターン形成および複数のLSIチップの同時な光などにも適用できる回路パターン形成方法に用いるマスクを提供するものである。

(課題を解決するための手段)

請求項1の発明に、前記問題点を解決するために、回路パターン形成方法において、第1のパターンの域域に形成した第1のマスクパターンを通してウエハ上に回路のパターンの転写を行うためにお光する工程と、ウエハを露光した後ウエハを学導体チップのサイズだけ離れた位置の第2のパターン領域に移動して第2のパターン領域のマスク

パターンを第1のマスクを通してウェハに追加器 半する工程とを選入したものである。

また、請求項2の発明は、回路パターン形成方法に用いるマスクにおいて、レチクル内に第1のパターン領域に形成した第1のマスクと、第1のパターン領域から半導体装置のチップのサイズだけ離れた位置の第2の所定個所を通してカエハに第1のマスクとを設けたものである。

(作用)

競求項1の発明によれば、回路パターン形成方法において、以上のような工程を導入したので、第1のパターン領域に形成した第1のマモを任事して、の路光して回路パターンを任事したないのがターン領域を銀2のパターン領域を取るようにウエハを移動させ、第1のアスクラの所定個所と第2のマスクを重ねてので、の方に追加な光を行うことにより、したがって、節記

チップ 4 . 5 の周辺に位置するスクライプラインエリアであり、レチクル 2 上に配置されたし S 1 チップ 4 . 5 はスクライプライン 3 により 2 チップ分配置されている。但し特に 2 チップに限定するものではない。

ここで、LSIチップ4のエリアAには、通常用いられていた回路パターンが配置されており、LSIチップ5のエリアBには、先に述べた部分的に追加野光を行なうパターンのみが配置されている。

次に、第1図によりウェハ6上に実際にお光処理を施こす場合について説明する。矢印aはウェハ6がステップしていく方向であり、矢印 b がステップする長さを示す。この長さ b は L S l チップ 4 、5 のウェハ6上での短辺方向の寸法と等しい。

また、7はすでに2 賃請光の施こされたチップを示し、ウエハ6 の最外周チップ 7 a はエリア A のみの一道筒光となっている。

しかし、ウェハ6の最外周チップ7aはコーナ

問題点が除去できる。

また、請求項2の発明によれば、以上のようにマスクを構成したので、第1のマスクを通して強い。第1のマスクのうちの所定個所と第1のマスクより縮小した第2のマスクとを通しては光量を調節した状態でウエハに追加路光することになり、したがって、段差の有無に関係なることになり、したがって、段差のごとく広範とのに、100円できる。

(実 旋 例)

以下、この発明の回路パターン形成方法およびそれを用いるマスクの実施例について図面に基づき説明する。第1図は回路パターン形成方法に適用されるウエハ上に芦光処理を行う移光状態の説明図である。

また、第2図はその一実施例を説明するための レチクルの平面図である。

ます、第2図において、1はステッパのお光可能エリアであり、2はレチクルを示す。3はLSi

部がウエハ6より外に出ており、実際には、良品としてのしSIにはなり得ないものである。

この第1図に示す状態では光処理が施こされ、 チップ9に示すように、レチクル2上に配置され たしS1チップ4.5かウエハ6上に呑光、転写 され、すでにエリアBのみが露光された個所にエ リアAのチップが重ねて露光処理が施こされる。

次に、 第 3 図(a) に エリア A に 配置された通常のパターン例を示す。 3 2 A および 3 2 B はコンタクトパターンで、 クロム 3 1 が無い 領域を示す。他は全面にクロム 3 1 でおおわれており、 露光の光はマスキングされる。

コンククトパターン32Aは下地段差部の段差上部上に形成されるべきコンタクトパターンを示し、コンタクトパターン32Bは段差下部上に形成されるべきコンタクトバターンを示す。

特問平3-201422(5)

第3図向には、エリアBに配置された部分的に 追加55光を行なうべきコンタクトパターンを示す。 段整下部上に形成されるべきコンタクトパターン 郎のみにエリアAに配置された通常のコンタクト パターン32Bより多少小さなコンククトパター ン32B1か配置されている。

以上のように、第1図ないし第3図()に示す回 路パクーン形成方法の実施例によれば、下地段差 を有するウェハ上でのパターン形成において良整下部上のホトレジスト膜が厚くなる個所のみを部分的に2重荷光処理が可能となるので、段差上部および段整下部で同時に両方の回路パターンの形成を確度よく行なうことが容易に可能となる。

尚、上記エリアAとエリフBを用いたמ光処理は、いずれを先行させて行っても同様の効果を得ることができる。

特に、上記実施例においては、 没差下部上での追加弱光のコンタクトパターン 3 2 B の寸法より多少小さくマスクを形成しているので、 通常のコンタクトパターン 3 2 B のがたにて、 第 9 図 心に示すコンククトパターンのボトム部 7 1 B 1 に示すようなホトレジスト残りを充分に除去可能が大きるが、コンククトパターンの 7 1 B の寸法が大きくなることはほとんど発生しない。

また、段遊上部上のコンタクトバターン 7 1 A 1の寸法も通常の 1 回だけのמ光処理であるので、やはり所望の寸法に対し大きく形成されてしまう

こともほとんど発生しない。

さらに、第3図(b)に示す追加商光すべきコンタクトパターン3251の有無や寸法は下地の段差の大きさや形状、下地の露光光に対する反射率などを考慮し、最適に設定することができるので、段差を有する工程のすべての段差上のパターン形成に対して効果が期待できる。

したがって、この発明の回路バターン形成方法は特にコンタクトバターンの形成時のみに育効であるわけではなく、第4図(3〜第4図(1)および第5図(3)、第5図(3)にコンタクトバターン以外の他のバターン形成方法にも適用できる。

第4回には第4回にのの 4回にの 平面回であり、 換きすれば、第4回にの A - A 線の断面図が第4回のであり、第4回にの B - B 線の断面図が第4 図のであり、第4回にの 4 2 はホトレジストバターンである。

第4図(目に示すような段差を有する下地41A 上および第4図(日に示すように段差を有しない平 坦な下地41B上に同時に欲知なスリット部を有 するホトレジストパターン 4 2 A および 4 2 B を 形成する場合についても、やはり 段差下部 4 l A l においても、ホトレジストパターン 4 2 A 間には、 ホトレジスト残り 4 2 A l が発生し易くなる。

この第4図(a)~第4図(c)はやはり段差下部41A1 上および段差上部上で同時に特度よくパターン形成することが困難となる例である。

そこで、この発明の回路パターン形成方法により、パターン形成を行う。第 5 図 (a) はマスク上での通常のパターンの領域を示し、第 1 図、第 2 図の「A」のエリアに相当し、第 5 図 (b) は第 1 図、第 2 図の「B」のエリアに相当している。

第 5 図 (a) の 5 1 が ク ロ ム で 2 わ れ た 部 分 で 、 第 4 図 (c) の ホ ト レ ジ ス ト パ タ ー ン 4 2 に 対 応 し て いる。また、 5 2 が ス リッ ト 部 で 苺 光 時 に 光 が 通 迢 して い く。

次に第 5 図 10 に部分的に追加額 光を施こすためのマスクバターンを示す。 第 4 図 10 に示した平坦な下地 4 1 B でのホトレジスト残り 4 2 A I が発生する個所のみにスリットバターン 5 3 が形成さ

"特開平3-201422(6)

れており、他はクロム54でおおわれている。

バターン 5 1 1 は通常のパターンにてクロムでおわれた部分 5 1 のパクーン 5 1 1 との位置関係を示すためのパターンで実際には存在していない。

また、上記第1図ないし第3図(C)の実施例では、 説明を簡単にするために、最上層の配線のスルー ホールと基板へのスルーホールの二つのパターン 形成をする場合について例示したが、2層目配線 あるいは3層目配線との間のスルーホールも必要 とする場合もある。

このときは、光が通過する面積の異なる三つの バターンを用意するのが好ましい。

第 6 図 回 はその一例を示すものであり、第 6 図 回のパターン 8 0 A ~ 8 0 D は 順次最上層、 2 層目、 3 暦目、 基板へと順次光の通過量を多くして重ね露光した場合を示し、斜線を施した部分が光を透過するエリアである。

したがって、この場合、最上層のパターン80 A には舞光を施さない。

四つのしSIチップ 4 A ~ 4 D を配置して、同時 な光するマスクにも適用できる。

以上のように、この発明では、コンタクトバターンのみならず通常の強細なスリットバターン形成に対しても充分な効果が期待できる。

すなわち、どうしてもこの免明を用いないとで きない工程に対してのみ適用し、他の工程は全く 通常の方法を採用し供用していくことができる。

また、チップの重ね合わせについても、エリア AかエリアBのどちらかで行なえばよく、過常の また、この発明は光量を調節するものであるから、 第 5 図(の)に示すように、複数のパターン90 A ~ 9 0 Dで 1 ブロックを形成してもよい。

すなわち、プロックの一つずつのバターンはその形状にバターニングされる必要はないから、バターンは辞光限界を越えて、微細なものでもよい。これにより、第6図回のバターン80Bの小バターンをスルーホールに合わせた大きさのバターンとすることができ、スルーホール全体にほぼ均一に光を照射できる。

また、この発明は実パターンとこれと1チップすれた部分に、光量調節用のパターンを設けたことに特徴を有するものであるから、ウェハ上に照射される光のエネルギ量を部分ごとに調整することができる。

したがって、スルーホールだけでなく、他の形状のパターンにも応用可能であり、 たとえば凹部にまたがって配線を行う場合に、凹部分相当位置に形成してもよい。

さらに、第7図に示すように、レチタル2上に

方法と特に変わるものではない。

(発明の効果)

また、請求項2の発明によれば、レチクル内に

特別平3-201422(7)

4. 図面の簡単な説明


第1回はこの発明の回路バターン形成方法のウェハの高光状態の説明図、第2図はレチクル内に第1および第2のバターン領域の配置状態平面図、第3図回は第1図の第1のバクーン領域に形成されるコンタクトバターンとなるコンタクトバターンの平面図、第3図回は上記両コンタクトバターンの平面図、第3図回は上記両コンタクトバターン

チップ、32A、32B、32B1、32B2… コンタクトパターン、41A… 段差を有する下地、 41A1… 段差下部、42、42A、42B…ホトレジストパターン、42A1…ホトレジスト及 り、52…スリット部、80A~80D…パターン


特許 出願 人 神電気工業株式会社 代理人 弁理士 菊 池 弘

を重ねてウェハ上に追加お光する状態の平面図、 第 4 図回および第 4 図101はそれぞれこの発明の回 路パクーン形成方法の他の実施別を説明するため の下地およびホトレジストパターンの断面図、第 4 図(には第4 図(a)、第4 図(b)の平面図、第5 図(a) はこの発明の回路パターンのマスク上での通常の パターンの領域を示す平面図、第5図(1)は追加超 光を施すためのマスクパターンを示す平面図、第 6 図 (a) は他のマスクバターンの平面図、第 6 図 (b) はマスクバターンの異なる事施別の平面図、第7 図はマスクの更に他の実施別の平面図、第8図回 は従来のメモリLSIの配線回路パターン形成直 前の下地段差部分の断面図、第8図(b)は第8図(a) の下地段差部分にコンタクトパターンを形成した 状態の断面図、第9図回は第8図回における下地 上にホトレジストを形成した状態の断面図、第9 図 (0) は段差下部におけるコンタクトパターンポト ム部のホトレジスト残存状態の断面図である。

1 … 露光可能領域、 2 … ノチクル、 4 、 5 … L S 1 チップ、 6 … ウェハ、 7 … 2 重露光された



。特開平3-201422(8)





本発明のフェハの复光状態の説明 図

第 1 図

6 : ウエハ 7 : 2 位 章 光 されたチップ 7 g: 最外間チップ

8 :前ショットで、歴光されたエリア






41A : 段差を有する下地 41A1: 段差下部 42A: ホトレジストパターン 42AI: ホトレジスト残り

段差を有する下地上にスリットを形成した新面図 (0)




418 : デ坦な下地 428:ホトレジストパターン

平垣な下地にスリットを形成した食面図 (6)



42:ホトレジストパターン



51 : 204 52:スリット部

511:パターン 53:スリットパターン 54:204

第4例(a),第4图(b)の平面图

(c) 第 4 図

部分露光のマスク上のパターン領域の平面図 (b)

第5图

80A~80D:パターン




多層配線のスルーホール形成用パターンの平面図 (a)




複数のパターンをプロック化した平面図 (b)

第6 図

4A~4D: LSIデップ




レチクル上に4チップを配費した平面図 第7図



-163-

(1)

69A,69B : 3>90KK5->



【公報種別】特許法第17条の2の規定による補正の掲載 (部門区分) 第7部門第2区分 [発行日] 平成9年(1997)5月20日

[公開番号] 特開平3-201422 [公開日] 平成3年(1991) 9月3日 【年通号数】公開特許公報3-2015 [出願番号] 特願平1-338079

(国際特許分類第6版)

H01L 21/027 G03F 1/08

7/20 521

H01L 21/768

[FI]

· HO1L 21/30 502 C 9056-4M

G03F 1/08

A 8808-2H

7/20

521 8808-2H

H01L 21/30

502 P 9056-4M

21/90

A 9054-4M

手統補正音

8. 6. 26 平成 年 月 日

符许广及官 股

1. 芋件の表示

平成1年特許顯第338078号

2. 苗正をする者

事件との関係 特許出版人

住 所 (〒i05) 東京都港区北ノ門!丁百7番12号

名称(029) 为蒐氖工第株式会社

代芸者

澤 社 集 光

3. 代 理 人

住 所(〒108) 東京都地区之5丁目29番17号

MY三田ビル301

氏名(6892) 井雪土 鈴 木 俭 明 (mk/m)

電話 03-3457-8617

4、 徳正命令の日付 8 8

5. 油正の対象

明細書の「発明の辞細な説明」の報



6. 報正の内容

- (1) 明知会第3頁第7行の「高法庶化」を、「高具護度化」と対正する。
- (2) 同書同五第15行を、「OFPR-800、TSUR-8800、TSUR-8900:商品名)が一」 と袖正する。
- (3) 同書女9頁第8行の「高精度化」を、「高集積度化」と簡正する。
- (4) 同音同頁第7行の「0.6」を、「0.5」と補正する。
- (5) 同事第19頁第7行~第8行の「配線のスルーホール」を、「配線へのコ ンタクトパターン」と幼正する。
- (6) 岡部第19頁第8行、同書第10行、第20頁第9行、同頁第16行の 「スルーホール」を、「コンタクトパターン」と信正する。
- (7) 資音第20頁第8行の「スルーホールに」を、「コンタクトパターンと」 と描正する。

足 上

	*			
		.21		
			[8]	
•				